目前的電子設計大多是集成系統級設計，整個項目中既包含硬件整機設計又包含軟件開發(fā)。這種技術特點向電子工程師提出了新的挑戰(zhàn)。首先，如何在設計早期將系統軟硬件功能劃分得比較合理，形成有效的功能結構框架，以避免冗余循環(huán)過程;其次，如何在短時間內設計出高性能高可靠的PCB板。因為軟件的開發(fā)很大程度上依賴硬件的實現，只有保證整機設計一次通過，才會更有效的縮短設計周期。 本文論述在新的技術背景下，系統板級設計的新特點及新策略。

　　眾所周知，電子技術的發(fā)展日新月異，而這種變化的根源，主要一個因素來自芯片技術的進步。半導體工藝日趨物理極限，現已達到深亞微米水平，超大規(guī)模電路成為芯片發(fā)展主流。而這種工藝和規(guī)模的變化又帶來了許多新的電子設計瓶頸，遍及整個電子業(yè)。板級設計也受到了很大的沖擊，明顯的一個變化是芯片封裝的種類極大豐富，如BGA，TQFP，PLCC等封裝類型的涌現;其次，高密度引腳封裝及小型化封裝成為一種時尚，以期實現整機產品小型化，如：MCM技術的廣泛應用。另外，芯片工作頻率的提高，使系統工作頻率的提高成為可能。

　　而這些變化必然給板級設計帶來許多問題和挑戰(zhàn)。首先，由于高密度引腳及引腳尺寸日趨物理極限，導致低的布通率;其次，由于系統時鐘頻率的提高，引起的時序及信號完整性問題;三，工程師希望能在PC平臺上用更好的工具完成復雜的高性能的設計。由此，我們不難看出，PCB板設計有以下三種趨勢：

　　高速數字電路(即高時鐘頻率及快速邊沿)的設計成為主流。

　　產品小型化及高性能必須面對在同一塊板上由于混合信號設計技術(即數字、模擬及射頻混合設計)所帶來的分布效應問題。

　　設計難度的提高，導致傳統的設計流程及設計方法，以及PC上的CAD工具很難勝任當前的技術挑戰(zhàn)，因此，EDA軟件工具平臺從UNIX轉移到NT平臺成為業(yè)界公認的一種趨勢。

　　高速數字系統PCB板解決方案

　　一般情況下，當信號的互連延遲大于邊沿信號翻轉閥值時間的20%時，板上的信號導線就會顯示出傳輸線效應，即連線不再是顯示集總參數的單純的導線性能，而是呈現分布參數效應，這種設計即為高速設計。

　　在高速數字系統設計中，設計者必須解決由寄生參數所導致的錯誤翻轉及信號失真問題-即時序和信號完整性問題。目前這也是高速電路設計者必須解決的瓶頸問題。

　　傳統的物理規(guī)則驅動

　　我們可以發(fā)現在傳統的高速電路設計中，電氣規(guī)則設定和物理規(guī)則設定是分開的。這就帶來了以下的缺陷：

　　在設計早期工程師不得不花費很多精力進行詳盡的前后端(即，邏輯建立-物理實現)分析，以規(guī)劃出滿足電氣需求的物理布線策略。

　　高速效應是一個復雜的課題，不能簡單的通過布線長度及并行線的控制達到預期的效果。

　　設計者必然會面對這樣的困境，帶有假象成分的物理規(guī)則在實際布線中根本不適用，他不得不反復進行規(guī)則修改，使其具有實用價值。

　　當布線完成之后，可以用后驗證工具進行分析。但如果發(fā)現問題，工程師必須返回到設計中，進行結構或規(guī)則的調整。這是一個循環(huán)的冗余過程。必然會影響產品上市時間。

　　當設計中僅有幾根或幾十根關鍵線網時，物理規(guī)則驅動可以很好的完成設計任務;但當設計中幾百根，甚至幾千根線網時，物理規(guī)則驅動的方法就根本無法勝任設計任務。

　　電子技術的發(fā)展呼喚新方法、新工具出現，來解決設計面臨的瓶頸問題。為解決物理規(guī)則驅動高速設計的缺陷，業(yè)界從事高速數字電路設計EDA工具研發(fā)的有識之士，在三年前提出了實時電氣規(guī)則驅動物理布局布線的構想，從設計思想上對高速數字設計流程進行了改革。

　　全新的電氣規(guī)則驅動：互連綜合

　　互聯綜合是實時電氣規(guī)則驅動方法的一個典型術語，即在物理布局布線過程中，互聯綜合器實時根據電氣規(guī)則約束條件，進行分析，提取出滿足設計者要求的布線策略，使設計一次通過成功。這種方法通過互聯綜合將電氣需求和物理實現精確的集成起來，從根本上消除物理規(guī)則驅動方法的缺陷。

　　互聯綜合流程如下：

　　在工具中輸入噪聲約束及時序約束規(guī)則;

　　時序控制布局，使之滿足時序約束要求;

　　執(zhí)行信號完整性預優(yōu)化;

　　板級綜合，確保關鍵線網滿足電氣需求;

　　完成普通線網的布線;

　　布線綜合優(yōu)化。

　　通過電氣規(guī)則驅動的方法就能有效的在設計布局布線之前進行質量評估，檢測信號失真情況，確定匹配的線網拓撲結構及恰當的終端匹配結構和阻值。在完成布局布線后，可進行后驗證，用軟件示波器直觀的檢測波形。對于這時所發(fā)現的時序及失真問題，可用布線綜合優(yōu)化功能予以解決。

　　黃金工具組合及設計流程

　　現在有許多EDA廠商均可以提供高速系統PCB設計的EDA工具，幫助用戶在這一領域中有效的提高設計質量，縮短設計周期。在應用電氣規(guī)則驅動方法的EDA系統板級工具中具代表性的當數美MentorGraphICs公司ICX軟件包。它早提出了互聯綜合概念，也是目前業(yè)界成熟的工具組合。該軟件包有目前業(yè)界流行的即插即用的特點，它可以集成在許多廠商的PCB經典EDA設計流程中。

　　混合信號設計解決方案

　　由于設計小型化成為時尚，消費者需要高性能、低價位的商品，廠商為適應市場競爭，要求研發(fā)人員在盡可能短的時間內，開發(fā)出不同種類、不同功能配置的高性能低成本的產品，占領市場。這就帶給設計者許多新的設計挑戰(zhàn)。例如：在同一塊基板上利用數?；旌霞夹g，甚至射頻技術，來實現設計小型化及提高產品功能的目的。風靡世界的手機就是一個典型的例子。業(yè)界同樣已有相應的解決方案-設計小組、并行設計、派生及設計復用是典型的策略。

　　傳統的串行設計

　　即電子工程師在完成全部前端電路設計之后，轉交給物理板級設計者完成后端實現。設計周期是電路設計及板級設計時間之和。 新穎的并行設計在小型化成為設計主流思想及混合技術被廣泛采納之后，串行設計方法就有些落伍了。我們必須從設計方法上進行革新，同時利用功能強大的EDA工具來輔助設計者進行設計，才能適應及時上市的要求。眾所周知，我們每個人不可能成為所有領域的專家，也不可能在短時間內將所有工作完成得好、快。設計小組的概念，在這種背景下提出，并得以廣泛的應用。目前許多公司均采取設計小組的方法，合作進行產品開發(fā)。

　　即根據設計復雜程度及功能模塊的不同，將整個設計劃分成不同功能BLOCK塊，由不同的設計開發(fā)人員并行進行邏輯電路和PCB板設計;然后在設計頂層，將各個BLOCK塊終的設計結果，以“器件”的方式調入，合成一塊整板設計。這種方法稱為PCB板設計復用。通過這種方法我們不難看出，它可以極大的縮短設計周期，設計時間僅為用時多的BLOCK塊的設計時間和后端接口連接處理的時間之和。

　　工具標準化和三方工具集成

　　目前有許多廠商從事電子設計自動化(EDA)工具的開發(fā)工作，如Cadence，Synopsis，MentorGraphics為主要的EDA工具供應商;除此之外，還有許多其他EDA廠商。EDA所涉及的領域很廣泛，包括網絡、通信、計算機、航天航空等。產品則涉及系統板極設計、系統數字/中頻模擬/數?；旌?射頻仿真設計、系統IC/ASIC/FPGA的設計/仿真/驗證、軟硬件協同設計等。任何一家EDA供應商均很難提供滿足各類用戶的不同設計需求的強的設計流程。從市場占有來看，Cadence的強項產品為IC板圖設計和服務，Synopsis的強項產品為邏輯綜合,MentorGraphics的強項產品為PCB設計和深亞微米IC設計驗證和測試等。

　　毫無疑問，現代電子設計越來越依賴EDA工具和技術，EDA廠商則采用產品標準化的方法來適應用戶的這種需求，許多設計者在他的設計流程中采取多家公司的強項產品，組成佳的設計流程。各EDA廠商紛紛提高自己的強項產品的兼容性和集成三方產品的能力，來適應用戶的潛在需求。

　　派生技術

　　以民用產品為主的廠商，為適應不同層次用戶的需求，往往需要開發(fā)不同功能、不同檔次的產品去占有市場。過去針對不同功能的產品開發(fā)，我們經常采用不同的設計流程來分別實現，即用不同設計數據生產不同功能的板子來實現產品。缺點是成本加大及設計周期延長，同時增加了產品人為的不可靠因素。

　　現在許多廠家采用派生技術來解決以上問題，即用同一個設計流程數據派生出不同功能系列的產品，從而達到降低成本、提高質量的目的。

　　為了適應用戶的這種需求，許多EDA廠商均在自己的產品中增加了派生規(guī)則檢查(DRC)功能，如：MentorGraphics的BoardStation，Zuken-Redac等，以BoardStation為例，它提供了完整的，從前端電路設計的派生功能模塊分配，到后端的物理布局規(guī)則檢查、產生不同派生產品的元器件清單表、生產加工數據、光繪數據及加工裝配圖等，從而徹底結束了這類設計困擾。

來源：集成系統PCB板設計的新技術