杭州PCB抄板公司-緯亞電子：1　前言

　　 電磁兼容，即EMC（Electromagnetic Compatibility），是指干擾可以在不損害信息的前提下與有用信號共存。隨著數(shù)字化產(chǎn)品的不斷問世，其電磁兼容性的設計越來越引起人們的重視。因為高速數(shù)字電路工作時，會產(chǎn)生大量的高頻干擾信號，處理不好，不僅影響本身性能，而且還會影響周圍環(huán)境。以VCD機為例，VCD機中有高速數(shù)字信號處理電路，存在大量的脈沖干擾，處理不當，將影響音視頻的質(zhì)量和讀盤糾錯能力。嚴重時高頻干擾脈沖會通過電源或空間發(fā)射出來，影響周圍電子設備的正常工作?，F(xiàn)以VCD機為例討論數(shù)字AV產(chǎn)品的抗干擾設計。

2　數(shù)字AV產(chǎn)品的特點

　　 目前，數(shù)字AV產(chǎn)品除了廉價大眾化的VCD機外，為了滿足廣大用戶對音視頻產(chǎn)品的品質(zhì)要求，廠商又不斷地開發(fā)DVD和數(shù)字電視等數(shù)字AV產(chǎn)品。數(shù)字AV產(chǎn)品的核心是DSP（Digital Signal Processor）系統(tǒng)，對音視頻信號進行高速的數(shù)字信號處理，使人們視聽享受達到較完美的境地。同時，由于數(shù)字信號處理的碼率很高，如VCD視盤機MPEG1視頻數(shù)據(jù)率和音頻數(shù)據(jù)率之和約1．5 Mb／s；DVD MPEG2音視頻可變碼率平均為4．69 Mb／s，大速率達10．7 Mb／s，可見碼率之高，處理系統(tǒng)又與高速的存儲器配合使用進行數(shù)據(jù)的讀寫。隨著碼率的不斷提高，數(shù)字信號處理的速度越來越快，產(chǎn)生與速度成正比的大量干擾脈沖，且頻率越來越高，幅度越來越大，結果對產(chǎn)品的抗干擾設計帶來更大的難度，也是產(chǎn)品品質(zhì)高低的關鍵所在。

3　數(shù)字電路的常見干擾噪聲

　　對數(shù)字AV產(chǎn)品這樣一個數(shù)字信號處理系統(tǒng)來說，常見以下幾種噪聲：
　　 （1）電源噪聲：在該數(shù)字系統(tǒng)中，主要由于受DSP電路、CPU、動態(tài)存儲器件和其它數(shù)字邏輯電路在工作過程中邏輯狀態(tài)高速變換造成系統(tǒng)電流和電壓變化產(chǎn)生噪聲，溫度變化時的直流噪聲以及供電電源本身產(chǎn)生的噪聲等等。
　?。?）地線噪聲：在系統(tǒng)內(nèi)，如果在各部分的地線之間出現(xiàn)電位差或者存在接地阻抗便會引起接地噪聲。
　?。?）反射噪聲：傳輸線路各部分的特性阻抗不同或與負載阻抗不匹配時，所傳輸?shù)男盘栐诮K端（或臨界）部位發(fā)生反射，使信號波形發(fā)生畸變或產(chǎn)生震蕩。
　?。?）串擾噪聲：產(chǎn)生原因是由于扁平電纜或束捆導線等傳輸線之間，印制電路板內(nèi)平行印制導線之間的電磁感應，以及高速開關電流通過分布電容等寄生參數(shù)把無用信號成分疊加在目的信號上引起的。杭州PCB|杭州smt

4　電源和地線噪聲的抑制

　　 在數(shù)字AV產(chǎn)品中大量地應用了CMOS的數(shù)字器件和數(shù)字模擬混合器件，如DSP芯片、CPU、動態(tài)RAM、D／A變換器和其它數(shù)字邏輯器件，當設備工作時這些器件同時工作會使電路板內(nèi)的電源電壓和地電平波動，導致信號波形產(chǎn)生尖峰過沖或衰減震蕩，造成數(shù)字IC電路的噪聲容限下降，而引起誤動作，其原因是數(shù)字IC的開關電流I和電源線、地線的電阻R所造成的電壓降eR＝IR與印條和元器件引腳的分布電感L所造成的感應電壓降eL＝L（dI／dt）兩者一起作用。
　　由圖1的模型可以進一步說明，假如線路中的電流從50 μA變成2 mA，上升沿為10
ns，則電阻引起的壓降為：eR＝IR＝2×200＝0．4，單位是mV，電感引起的壓降是：eL＝L（dI／dt）＝400 ×（2
－0．05）／10≈78，單位也是mV。

　　 可見由分布電感引起的電壓降相當大。由于數(shù)字AV產(chǎn)品中有好多條高頻數(shù)字信號線，因此，電源和地線的干擾是相當嚴重的。
　　 其次，由于一部分CMOS電路是數(shù)字模擬混合器件，如D／A轉換器件，根據(jù)CMOS的基本理論，數(shù)字模擬二部分電路形成在同一個N－型的芯片上，假如只有數(shù)字部分電源VDD供電，盡管模擬電源未接，VDD的電能會轉換到模擬部分N＋上去，VDD電壓依然會出現(xiàn)于模擬電源VCC腳上。同樣，VDD上存在的噪聲亦會出現(xiàn)在VCC上，由于VDD和VCC上的噪聲作用造成數(shù)模混合電路，如音頻D／A PCM1710的THD＋N和動態(tài)范圍下降，影響整機的性能。
　　為了抑制電源和地線噪聲，在數(shù)字AV產(chǎn)品設計中可以采取以下措施：
　 ?。?）選用貼片元件和盡可能縮短元件的引腳長度，以減小元件分布電感的影響；選用噪聲容限大的數(shù)字IC。
　　 （2）在VDD及VCC電源端盡可能靠近器件接入濾波電容，以縮短開關電流的流通途徑，用10 μF鋁電解和0．1
μF獨石電容并聯(lián)接在電源腳上。對于MPEG板主電源輸入端和MPEG解碼芯片以及DRAM，SDRAM等高速數(shù)字IC的電源端可以用鉭電解電容代替鋁電解，因為鉭電解的對地阻抗比鋁電解小得多。
　　 （3）印制板布局時，要將模擬電路區(qū)和數(shù)字電路區(qū)合理地分開，電源和地線單獨引出，電源供給處匯集到一點；PCB布線時，高頻數(shù)字信號線要用短線，主要信號線好集中在PCB板中心，時鐘發(fā)生電路應在板中心附近，時鐘扇出應采用菊鏈式或并聯(lián)布線，同時電源線盡可能遠離高頻數(shù)字信號線或用地線隔開。
　　 （4）印制板的電源線和地線印制條盡可能寬，以減小線電阻，從而減小公共阻抗引起的干擾噪聲。
　　 （5）對數(shù)模混合電路，VDD與VCC應該聯(lián)到模擬電源VCC，AGND與DGND接到模擬地AGND，如圖2所示，根據(jù)BB，PHILIPS，東芝公司實驗結果，建議把D／A器件視為模擬器件，MPEG電路與D／A器件連接如圖3，D／A器件必須置于AGND上，同時要提供一條數(shù)字回路供這些數(shù)字噪聲／能量反饋回信號源，以減小數(shù)字器件的噪聲對模擬電路的影響，使D／A器件的動態(tài)特性提高。

　　 實測VCD機MPEG解壓板數(shù)字電源VDD與模擬電源VCC的噪聲電平如圖4所示，由波形可知，電源上疊加的噪聲電平已相當小，VDD噪聲電平與VCC噪聲電平波形基本一致，且數(shù)字電源噪聲電平明顯大于模擬電源的噪聲電平，這說明這些干擾脈沖主要由數(shù)字信號產(chǎn)生的。

5　反射干擾噪聲的抑制

　　 在數(shù)字信號處理系統(tǒng)中，要進行很多時鐘信號和數(shù)字信號的傳輸，因其傳輸線路始端和終端阻抗不匹配，所傳輸?shù)男盘枙谧杩共贿B續(xù)處發(fā)生反射，使傳輸?shù)男盘柌ㄐ纬霈F(xiàn)上沖、下降和振蕩。反射還會降低器件噪聲容限，加大延遲時間，而且如傳輸線傳輸時間與所傳輸?shù)难舆t時間大致相同，反射會帶來嚴重的后果，有的使傳輸?shù)男畔a(chǎn)生錯誤，有的使電壓超過電路的極限值影響電路的正常工作。
　　 傳輸線上阻抗不匹配，即特性阻抗為Z0的傳輸線與阻抗不等于Z0的信號源、負載電路、負載元件或者特性阻抗不等于Z0的線路連接。通常情況下，傳輸線是無損耗線，單位長度傳輸線的傳輸時間τ＝和特性阻抗，式中C，L為單位長度傳輸?shù)姆植茧娙莺头植茧姼小?br /> 　　傳輸線大匹配線長度lmax＝trv／k
式中：lmax——單位m
　　　tr——傳輸信號的前沿時間（μs）
　　 v——電磁波速度，1．4×108～1．4×108 m／s
　　 k——經(jīng)驗常數(shù)，一般取k＝4～5
　　 如果傳輸線的長度超過lmax，應在其始端和終端進行阻抗匹配。
　　 現(xiàn)在對信號在傳輸線上的傳輸過程做一分析：信號從始端出發(fā)，經(jīng)傳輸線向終端負載，由于阻抗不匹配就會造成信號嚴重畸變。下面以VCD機機芯DSP信號輸出端至MPEG板之間傳輸線為例進一步加以說明。用長10cm束捆線和長60
cm扁平電纜作傳輸線進行對比實驗。先用束捆線作實驗，用泰克TDS－520A數(shù)字示波器測得DSP輸出端和MPEG板輸入端的波形基本一致，以如圖5所示BCK波形為例。
　　 由圖5可見，BCK的上升沿時間Tr≈10 ns，其lmax＝50 cm，因此束捆線長度l＝10 cm＜＜lmax，因是短線，傳輸時間很短不必進行阻抗匹配。然而如把束捆線換成長60 cm的扁平電纜，BCK的波形如圖6所示。

　　 由BCK波形知，換成扁平電纜后，波形畸變明顯變大，主要是上升沿變差，上升時間tr變大和波形的波峰谷比變大。其原因是扁平電纜的長度l＝60 cm＞lmax＝50
cm，傳輸電纜要作長線處理，其阻抗必須進行匹配，DSP輸入端的上升時間變長是由于反射至DSP輸出端反射波的反射系數(shù)有正有負而形成波峰和波谷使上升時間tr變長，DATA，LRCK波形也有類似情況。
　　 通過上述比較實驗，要抑制反射干擾，要設法使發(fā)送端和終端的阻抗匹配，或者把傳輸線的長度盡可能縮短，即l＜＜lmax，由于是民用產(chǎn)品，還要考慮到生產(chǎn)成本及生產(chǎn)加工過程方便等原因。
　　在數(shù)字AV產(chǎn)品中，采取的措施為：
　　 （1）DSP輸出端加適當電阻使之與束捆線和扁平電纜的特性阻抗基本相一致，發(fā)送端的阻抗基本匹配，抵消了數(shù)字信號脈沖上升／下降的過沖。
　　 （2）把束捆線的長度縮短為l＜＜lmax，因線很短，波形畸變輕微。實際結果使DSP的波形明顯改善，實際電路如圖7所示。

　　 （3）用終端二極管取代匹配電阻，此法已廣泛應用于數(shù)字IC的芯片制作中，作為輸入輸出端的匹配和保護網(wǎng)絡，如圖8。這種匹配方法有以下優(yōu)點：能改善終端波形；對發(fā)送端的電平高低沒有影響；補設方便，同機有多個負載時達到佳匹配；具有保護作用，有效抑制過沖脈沖。 　?。?）加整形電路可減小連接線不匹配引起干擾噪聲的影響，整形電路通常加在輸入端前且要注意不能產(chǎn)生信號新的相位變化。如圖9是PHILIPS
3碟VCD機芯與MPEG板進行時鐘傳輸時在MPEG板時鐘輸入端加接的一個整形電路。

6 　數(shù)字信號的串擾抑制

　　 所謂串擾是指信號傳輸線在傳輸信號的過程中，在其相鄰信號線上引起嚴重的干擾噪聲，大多發(fā)生在扁平電纜、束捆導線或印制板電路上平行的印制導線之間。串擾的強弱與相鄰兩信號線之間的互阻抗和信號本身的阻抗有關。下面討論扁平電纜的串擾問題。
　　 現(xiàn)代數(shù)字AV產(chǎn)品中，廣泛使用扁平電纜做連接導線，雖有很多優(yōu)點，然而若使用不當，很易發(fā)生串擾，引起意相不到的問題，影響數(shù)字產(chǎn)品的正常工作。扁平電纜的各導線之間均有分布電容，如圖10所示。

　　 經(jīng)實際測量，每10 cm長的相鄰導線間的分布電容約3 pF。頻率為100 MHz時，1 pF電容的阻抗為1．6 kΩ，10
cm傳輸?shù)鸟詈献杩箖H為0．5 kΩ，而且扁平電纜導線的分布電容與其長度成正比，布線較長時串擾更為嚴重。以VCD機為例，信號為數(shù)百千赫茲、數(shù)兆赫茲的方波和10～20 MHz的時鐘信號，其含有的幾十倍的高次諧波，信號頻譜高近數(shù)百兆赫茲，這種高頻分量極易通過扁平電纜各導線之間的分布電容相互串擾。在VCD機試制時，筆者做過對比實驗，分別用60 cm長扁平電纜和10 cm長的束捆線連接DSP與MPEG板，其波形如圖11所示。

　　 由圖11可見，60 cm扁平電纜上的干擾明顯比10cm長束捆線上的干擾大的多，說明扁平電纜分布電容與長度成正比，干擾又與分布電容成正比。
　　 如把DSP輸出端的BCK時鐘斷開，60cm扁平電纜的LRCK波形如圖12所示。由圖12可以看出，LRCK干擾點明顯減少和干擾脈沖幅度下降。由此說明干擾大部分來自BCK方波信號，導線間保持一定距離可降干擾。
　　 在松下130／330　DVD機中，機芯數(shù)據(jù)輸出為并口方式，與MPEG板之間用軟性印制電纜連接，由于DVD　MPEG2的碼率是VCD機的幾倍，且主時鐘的頻率比VCD高，所以，每根數(shù)據(jù)時鐘線之間用地線隔開，連接電纜表面涂覆一層導電層加以屏蔽，可以減小線間的分布電容，從而減小線間的相互串擾和高頻脈沖向外輻射。
　　 在數(shù)字AV產(chǎn)品中采取了以下措施：
　　 （1）盡可能縮短信號線的傳輸長度。
　　 （2）在多種電平的信號傳輸時，應盡量把前后沿時間相近的同級電平信號劃為一組傳輸。就VCD來說，DATA，BCK，LRCK信號與主時鐘之間用一根地線相互隔離。必要時用屏蔽線代替束捆線來傳輸MCLK和BCK時鐘，減小串擾和輻射。
　?。?）若條件允許，在雙面印制板布線時，正面?zhèn)鬏敻哳l數(shù)字信號和時鐘信號，在其傳輸印制電路背面盡可能加大接地面積，這樣由于平行導線間的分布電容在導線接近地平面時會變小的緣故，信號線之間串音干擾會減小；在MPEG芯片、DRAM、SDRAM及其它高速數(shù)字器件印制板布線時，其背面布上大片地線，地線可以吸收屏蔽器件產(chǎn)生的高頻脈沖噪聲。

7　數(shù)字信號處理系統(tǒng)的抗干擾設計

　　 實際上，電源線電流變化產(chǎn)生的感應壓降、數(shù)字信號傳輸?shù)姆瓷涓蓴_和數(shù)字信號間的串擾相互之間有著密切聯(lián)系且密不可分的。反映在數(shù)字信號處理系統(tǒng)中，其危害性大的是高頻脈沖噪聲。所以，抑制高頻脈沖噪聲是數(shù)字AV產(chǎn)品電磁兼容性設計的重要組成部分。
　　 在VCD設計過程中，整機調(diào)試時，遇到整機工作時功能出錯，通過內(nèi)置檢測程序檢測到CPU和MPEG芯片CL680A1連接如圖13，用示波器觀察HRDY和HCK上高頻毛刺較大，采用在HRDY上并聯(lián)一個51pF電容，而HCK考慮到并聯(lián)電容會影響其上升和下降時間，采用觸發(fā)器對HCK進行整形如圖14，此處MCLK時鐘頻率遠大于HCK頻率。通過采取以上措施后，用內(nèi)置檢測程序檢測數(shù)據(jù)通信的準確率大，達到100％，整機工作完全正常。

　　 為了提高系統(tǒng)的抗干擾性能，在數(shù)字AV產(chǎn)品中可采用如下措施：
　　 （1）增加總線的抗干擾能力。
　　 采用三態(tài)門方式總線結構，總線加上拉電阻使總線在瞬間處于穩(wěn)定的高電平而消除總線處于電壓不穩(wěn)定的懸浮狀態(tài)，總線須加緩沖器。
　　 （2）用軟件消除干擾。
　　 在系統(tǒng)設計時，雖在硬件上作了種種改進，但抗干擾效果并不顯著，如出現(xiàn)系統(tǒng)的“死機”和數(shù)據(jù)傳輸錯誤等等，從軟件著手可加以改進：（A）使用監(jiān)控計時器（Watch　Dog　Timer）來檢測系統(tǒng)是否受干擾，一旦系統(tǒng)受到干擾立即采取系統(tǒng)中斷使系統(tǒng)重新進行初始化后再啟動，以消除干擾影響；（B）采用軟件容錯技術就是承認故障和錯誤是客觀事實，并考慮采取措施來消除、抑制、減小其造成的影響。
　　 （3）提高系統(tǒng)控制信號抗干擾能力。
　　在系統(tǒng)中通常有RESET，STB等控制線，CPU與其控制器件的傳輸距離較遠且控制線阻抗較高，易受脈沖噪聲干擾，對等控制信號在被控器件的輸入端并接一個20pF電容能消除干擾，而對RESET等控制信號并接0．01
μF電容，干擾問題也可解決。對控制線加緩沖驅(qū)動器，使控制線的阻抗變低，也具有抑制干擾的作用。
　　 （4）IC不用端子的處理。
　　 對于這些空著不用的端子一定要妥善處理，否則噪聲很容易通過分布電容而進入這些端子。對電路造成干擾。如TTL，CMOS電路不用的輸入端加1～10kΩ的上拉電阻，觸發(fā)器不用的輸出端并一個小容量的陶瓷電容等等。

8　電源電路的抗干擾措施.

　　 實驗研究表明，電源電路的抗干擾措施完善了，電子線路的抗干擾問題就解決了一大半。如果不注意這一點，在復雜的電子線路內(nèi)部到處加抗干擾措施，終也并不一定能有很好的效果。另外，電源本身也是一個干擾源，如電源紋波、自激振蕩、開關電源產(chǎn)生的尖峰脈沖噪聲，都是對電子線路造成干擾的重要原因。對于數(shù)字AV產(chǎn)品來說，提高電源電路的抗干擾能力尤為重要。
　　 以VCD設計為例，所用的電源經(jīng)歷了從線性電源、高壓開關電源和低壓開關電源的過程。早期產(chǎn)品使用線性電源存在如下問題：
　　 （1）電磁兼容性能不好，電源端注入干擾和整機的輻射干擾很難達到家標準。
　?。?）整機的音視頻的性能指標達不到家優(yōu)等品標準。
　?。?）由于整機具有AC電源＋10％和－20％的穩(wěn)壓性能要求，主電源5V穩(wěn)壓塊的功耗很大，造成穩(wěn)壓塊有過熱現(xiàn)象，產(chǎn)生熱噪聲，紋波抑制能力下降，穩(wěn)壓器件過熱影響整機可靠性；同時，由于散熱器的加大，穩(wěn)壓塊的分布電容變大，這是造成電源端注入干擾大的原因。
　　 針對上述問題，在電源變壓器的前端加裝電源濾波器，如圖15，這種電源濾波器具有良好抑制共模噪聲和串模噪聲的能力，來隔離外部和內(nèi)部脈沖噪聲的干擾。在電源端注入干擾測試時，在0．5～30
MHz頻率范圍內(nèi)，對大于10 MHz干擾脈沖噪聲作用不大，這是由于5V電源穩(wěn)壓塊、電源變壓器和電源濾波器電感線圈的分布電容較大造成的。而對整機音視頻性能指標和輻射干擾改善很小。通過加強MPEG板電源濾波去耦，多處加裝濾波電容和多處加銅皮接地，同時適當加大5V電源的散熱器，測試結果性能基本達到標準要求，而多處加銅皮接地給生產(chǎn)和工藝帶來困難。 　　由于線性電源存在缺陷，故采用開關電源來取代線性電源。先試驗高壓開關電源，由于開關管電源是經(jīng)交流220V電源整流濾波后的電源電壓約300V直流，且以20kHz以上的頻率開關工作，在電源線路內(nèi)的dU／dt，dI／dt變化很劇烈，產(chǎn)生了很大的浪脈電壓脈沖和其它各種噪聲，形成了強烈的干擾源。雖然采取一些措施抑制噪聲并應用在VCD機中，整機的性能指標很難令人滿意。而后，經(jīng)理論分析得知，造成強烈干擾的原因是開關管的工作電壓過高，因此，設法降低開關管的工作電壓而試用低壓開關電源，試驗達到相當滿意的結果。低壓開關電源的方框圖如圖16。

　　 與高壓開關電源比較可知，開關管工作電壓降至十幾伏，dU／dt，dI／dt比高壓開關電源低得多，產(chǎn)生的浪脈電壓脈沖要小得多，而且開關管的功耗和反峰電壓減小使開關管的分布電容減小很多，結果是浪脈電壓脈沖對DSP系統(tǒng)影響大大減??；由于低壓開關電源電路分路電容的減小，DSP系統(tǒng)產(chǎn)生的高頻脈沖噪聲通過電源向外輻射受到有效抑制。整機應用低壓開關電源后測試結果為：電源端注入干擾和輻射干擾較易達到家標準，特別是電源端注入干擾效果更加明顯，整機的音視頻性能也易達到家優(yōu)等品標準。低壓開關電源因使用了降低變壓器而使成本相對提高，但是對于一些數(shù)字AV產(chǎn)品，由于抗干擾要求相當高，選用低壓開關電源是相當合適的，對提高整機的性能是相當有益的。

9　結束語

　　 際上十分重視電子產(chǎn)品的EMC設計，歐美、日本等電子產(chǎn)品的電磁兼容標準是強制執(zhí)行的。因此，在數(shù)字AV產(chǎn)品設計、試制過程中，應把EMC設計作為設計過程的重要一環(huán)，從元件選購、電路板設計及整機整體布局嚴格按照數(shù)字電路的抗干擾設計要求，可以設計、開發(fā)出具備良好電磁兼容性能和優(yōu)良音視頻性能的數(shù)字AV產(chǎn)品。

(杭州PCB|杭州smt|杭州PCB設計|杭州pcb打樣|杭州pcb抄板|杭州pcb板生產(chǎn)廠家-杭州緯亞電子科技有限公司)